• הנחה
  • משופץ
LC5512MC-75F256C-ניתן לתכנות 256 סיכות FBGA 5512 1.8V במערכת הניתנת לתכנות הניתנת לתכנות הניתנת

LC5512MC-75F256C-ניתן לתכנות 256 סיכות FBGA 5512 1.8V במערכת הניתנת לתכנות הניתנת לתכנות הניתנת

 
ILS 2.00

קיים
בחנות

מערך רשת כדור משובח ניתן לתכנות XPLD IC. חלקים חדשים, מעולם לא השתמשו. ארוז באריזה בטוחה של ESD. איכות שנבדקה על ידי אנשי מקצוע בתעשייה. מושלם עבור קרש לחם, DIY, יצרנית, תיקון, אב -טיפוס. סריג מוליך למחצה מוליך הניתן לתכנות IC XPLD מערך רשת משובח מערך רשת 256 פינים FBGA משטח 5512 משפחת ISPXPLD 5000 MX מייצגת מחלקה חדשה של מכשיר, המכונה מכשירי ההיגיון המתוכננים המורחבים (XPLDS). מכשירים אלה מרחיבים את היכולת של ארכיטקטורת ה- ISPMACH 5000 הפופולרית של סריגיה על ידי מתן יכולת זיכרון גמישה. המשפחה תומכת בפעילות SRAM, FIFO ו- Ternary Param או כפולה. היגיון נוסף נכלל גם כדי לאפשר יישום יעיל של פונקציות חשבון. בנוסף, ממשקי Sysclock PLLs וממשקי Sysio מספקים תמיכה לצרכים ברמת המערכת של מעצבים. המכשירים מספקים למעצבים פיתרון נוח של שבב אחד המספק זמינות לוגיקה באתחול, אבטחת תכנון ויצירות מחדש קיצונית. השימוש בטכנולוגיית תהליכים מתקדמים מספק ביצועים מובילים בתעשייה עם עיכוב התפשטות קומבינטוריית נמוכה עד 4.0 NS, עיכוב של 2.8 NS שעון-אאוט, זמן הגדרה של 2.2 NS ותדר הפעלה של עד 300 מגה הרץ. ביצועים אלה משולבים עם צריכת חשמל סטטית ודינאמית נמוכה. ארכיטקטורת ISPXPLD 5000 MX מספקת תזמון דטרמיניסטי צפוי. גמיש בלוק רב-פונקציונלי גמיש (MFB) ארכיטקטורת סופר-רחבה (עד 136 כניסות) יכולת אריתמטית יחידה או יציאה כפולה SRAM FIFO טרינרי מצלמת SYSCLOCK PLL תזמון בקרת תזמון ומחלקת בין 1 ל 32 יכולת העברת שעון יכולת משוב חיצונית מורחבת במערכת המערכת יכולת תכנות (ISPXP) יכולת מיידית-על נוחות שבב יחיד במערכת הניתנת לתכנות באמצעות ממשק IEEE 1532 הניתן להגדרה אינסופית באמצעות IEEE 1532 או SYSCONFIG מעבד מעבד אבטחה לעיצוב.


המאפיינים האחרים

הצעות דומות